삼성전자, 세계 최초로 시스템반도체에 3차원 적층 기술 적용
상태바
삼성전자, 세계 최초로 시스템반도체에 3차원 적층 기술 적용
  • 양소희 기자
  • 승인 2020.08.13 18:11
  • 댓글 0
이 기사를 공유합니다

7나노 EUV반도체 공적에 X-Cube 기술 적용
파운드리 1위 대만 TSMC도 개발못한 세계최초
삼성전자가 업계최초로 EUV 시스템반도체에 3차원 적층 기술을 적용했다. 사진제공=삼성전자
삼성전자가 업계최초로 EUV 시스템반도체에 3차원 적층 기술을 적용했다. 사진제공=삼성전자

[오피니언뉴스=양소희 기자] 삼성전자는 13일 업계 최초로 7나노 EUV 시스템반도체에 3차원 적층 패키지 기술인 'X-Cube(eXtended-Cube)'를 적용한 테스트칩 생산에 성공했다고 발표했다.

X-Cube는 전공정을 마친 웨이퍼 상태의 복수의 칩을 위로 얇게 적층해 하나의 반도체로 만드는 기술이다. 웨이퍼 상태는 칩을 만들때의 가공단계로 반도체가 큰 판에 박혀있는 상태를 의미한다.

삼성전자는 "시스템 반도체 분야에서 적층 기술은 이미 존재해왔지만 '7나노 공정에 대한 3차원 적층 패키지는 최초라 그 의미가 있다"고 강조했다. 7나노 공정은 현재 파운드리 글로벌 업계 1위인 TSMC와 2위인 삼성전자만 기술을 확보한 상황인데,  TSMC은 3차원 적층에 아직까지 성공하지 못했다는게 삼성측 설명이다.

시스템반도체는 일반적으로 CPU·GPU·NPU 등의 역할을 하는 로직 부분과 캐시메모리 역할을 하는 SRAM 부분을 하나의 칩에 평면으로 나란히 배치해 설계한다. 캐시메모리는 자주 하는 작업이나 동작을 저장해두는 임시기억공간으로 주기억장치인 DRAM을 통하지 않고서 빠른 작업을 가능하게 하는 공간이다.

X-cube 기술은 로직과 SRAM을 위로 적층하기 때문에 전체 칩 면적을 줄이면서 고용량 메모리 솔루션을 장착할 수 있어 고객의 설계 자유도를 높일 수 있다. 따라서 관련 업계에서의 인기가 높을 것으로 전망된다.

실리콘관통전극(TSV) 기술을 통해 시스템반도체의 데이터 처리속도와 전력 효율도 향상시켰다. TSV 기술은 'Through Silicon Via'의 약자로 와이어를 이용해 칩을 연결하는 대신 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 패키징 기술을 의미한다

삼성전자 관계자는 "이 기술은 슈퍼컴퓨터·인공지능·5G 등 분야에서 기기 경쟁력을 높이는 핵심 기술로 활용될 수 있다"며 "5나노·7나노 등 초미세 공정에 대한 세계 시장 경쟁이 가속화되고 있기 때문에 후공정에 있어 기술경쟁력을 확보했다는 점이 의미 있다"고 전했다.

강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 "EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다"며 "반도체 성능 한계 극복을 위한 기술을 지속 혁신해 나갈 것"이라고 밝혔다.

기술의 상용화도 바로 가능하다. 삼성전자는 글로벌 팹리스 고객들이 이 기술을 사용해 바로  EUV 기술 기반 7나노 공정 칩 개발을 시작할 수 있다고 말했다. 삼성전자의 검증된 양산 인프라를 이용하면 개발 오류를 빠르게 확인하며 칩 개발 기간도 줄일 수 있기 때문이다. 

한편 삼성전자는 이번 달 16~18일까지 온라인으로 진행되는 고성능 반도체 관련 연례 학술 행사 '핫 칩스(Hot Chips) 2020'에서 X-Cube의 기술 성과를 공개할 계획이다.


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
0 / 400
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.